文献
J-GLOBAL ID:201202272903202006
整理番号:12A1166388
DEPSフレームワークにおいてパレート最適なハードウェア・コンフィギュレーションを抽出するための効率的アルゴリズム
Efficient Algorithms for Extracting Pareto-optimal Hardware Configurations in DEPS Framework
著者 (5件):
KAWASHIMA Hirotaka
(Graduate School of Information Sci., Nagoya Univ.)
,
ZENG Gang
(Graduate School of Engineering, Nagoya Univ.)
,
TAKASE Hideki
(Graduate School of Information Sci., Nagoya Univ.)
,
EDAHIRO Masato
(Graduate School of Information Sci., Nagoya Univ.)
,
TAKADA Hiroaki
(Graduate School of Information Sci., Nagoya Univ.)
資料名:
IPSJ Transactions on System LSI Design Methodology (Web)
(IPSJ Transactions on System LSI Design Methodology (Web))
巻:
5
ページ:
133-142 (J-STAGE)
発行年:
2012年
JST資料番号:
U0110A
ISSN:
1882-6687
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)