文献
J-GLOBAL ID:201202276981271478
整理番号:12A1603423
再構成可能ハードウェアにおけるマルチスレッディング:アーキテクチャ方式
Multithreading on reconfigurable hardware: An architectural approach
著者 (2件):
ZAYKOV Pavel G.
(Computer Engineering Lab, EEMCS, Delft Univ. of Technol., Delft, NLD)
,
KUZMANOV Georgi
(Computer Engineering Lab, EEMCS, Delft Univ. of Technol., Delft, NLD)
資料名:
Microprocessors and Microsystems
(Microprocessors and Microsystems)
巻:
36
号:
8
ページ:
695-704
発行年:
2012年11月
JST資料番号:
H0781A
ISSN:
0141-9331
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
オランダ (NLD)
言語:
英語 (EN)