文献
J-GLOBAL ID:201202296024353242
整理番号:12A1749908
単一駆動線のバッファ挿入を用いたFPGAでの予測遅れと電力の低減
Reducing expected delay and power in FPGAs using buffer insertion in single-driver wires
著者 (2件):
BAGHERI Anahita
(Advanced VLSI Lab., School of ECE, Coll. of Engineering, Univ. of Tehran, IRN)
,
MASOUMI Nasser
(Advanced VLSI Lab., School of ECE, Coll. of Engineering, Univ. of Tehran, IRN)
資料名:
Microelectronics Journal
(Microelectronics Journal)
巻:
43
号:
12
ページ:
1038-1045
発行年:
2012年12月
JST資料番号:
A0186A
ISSN:
0026-2692
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)