文献
J-GLOBAL ID:201202298337910838
整理番号:12A0507788
ドリフト領域中にNBL層があるラテラル薄膜シリコン・オン・インシュレータ(SOI)PMOSトランジスタの解析ならびに最適化
Analysis and optimisation of lateral thin-film silicon-on-insulator (SOI) PMOS transistor with an NBL layer in the drift region
著者 (8件):
CORTES I.
(Instituto de Microelectronica de Barcelona (IMB-CNM) CSIC, Campus UAB, 08193 Bellaterra, Barcelona, ESP)
,
TOULON G.
(CNRS, LAAS, 7, Avenue du Colonel Roche, F-31077 Toulouse, FRA)
,
TOULON G.
(Univ. de Toulouse, UPS, INSA, INP, ISAE, LAAS, F-31077 Toulouse, FRA)
,
MORANCHO F.
(CNRS, LAAS, 7, Avenue du Colonel Roche, F-31077 Toulouse, FRA)
,
MORANCHO F.
(Univ. de Toulouse, UPS, INSA, INP, ISAE, LAAS, F-31077 Toulouse, FRA)
,
FLORES D.
(Instituto de Microelectronica de Barcelona (IMB-CNM) CSIC, Campus UAB, 08193 Bellaterra, Barcelona, ESP)
,
HUGONNARD-BRUYERE E.
(ATMEL Rousset, Zone Industrielle, 13106 Rousset Cedex, FRA)
,
VILLARD B.
(ATMEL Rousset, Zone Industrielle, 13106 Rousset Cedex, FRA)
資料名:
Solid-State Electronics
(Solid-State Electronics)
巻:
70
ページ:
8-13
発行年:
2012年04月
JST資料番号:
H0225A
ISSN:
0038-1101
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)