文献
J-GLOBAL ID:201302203718054292
整理番号:13A0552890
抵抗性DACによる8b400-MS/s2b/サイクル SAR ADC
An 8-b 400-MS/s 2-b-Per-Cycle SAR ADC With Resistive DAC
著者 (9件):
WEI Hegong
(Univ. Macau, Macao, CHN)
,
CHAN Chi-Hang
(Univ. Macau, Macao, CHN)
,
CHIO U-Fat
(Univ. Macau, Macao, CHN)
,
SIN Sai-Weng
(Univ. Macau, Macao, CHN)
,
U Seng-Pan
(Univ. Macau, Macao, CHN)
,
MARTINS Rui Paulo
(Univ. Macau, Macao, CHN)
,
MARTINS Rui Paulo
(TU, Lisbon, PRT)
,
MALOBERTI Franco
(Univ. Macau, Macao, CHN)
,
MALOBERTI Franco
(Univ. Pavia, Pavia, ITA)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
47
号:
11
ページ:
2763-2772
発行年:
2012年11月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)