文献
J-GLOBAL ID:201302210526411659
整理番号:13A0923161
合成可能全ディジタルPVTキャリブレーション回路を用いた-243dBのFOMをもつ0.022mm2970μWデュアルループ注入同期PLL
A 0.022mm2 970μW Dual-Loop Injection-Locked PLL with -243dB FOM Using Synthesizable All-Digital PVT Calibration Circuits
著者 (6件):
DENG Wei
(Tokyo Inst. Technol., Tokyo, JPN)
,
MUSA Ahmed
(Tokyo Inst. Technol., Tokyo, JPN)
,
SIRIBURANON Teerachot
(Tokyo Inst. Technol., Tokyo, JPN)
,
MIYAHARA Masaya
(Tokyo Inst. Technol., Tokyo, JPN)
,
OKADA Kenichi
(Tokyo Inst. Technol., Tokyo, JPN)
,
MATSUZAWA Akira
(Tokyo Inst. Technol., Tokyo, JPN)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
2013
ページ:
248-249,249(1)
発行年:
2013年
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)