文献
J-GLOBAL ID:201302216799921828
整理番号:13A0349416
SystemVerilogにおけるアナログ/混合信号挙動の真のイベント駆動シミュレーション:判定帰還等化(DFE)受信機例
True Event-Driven Simulation of Analog/Mixed-Signal Behaviors in SystemVerilog: A Decision-Feedback Equalizing (DFE) Receiver Example
著者 (4件):
JANG Ji-Eun
(Seoul National Univ., Seoul, KOR)
,
PARK Myeong-Jae
(Seoul National Univ., Seoul, KOR)
,
LEE Dongyun
(Synerchip, Inc., CA, USA)
,
KIM Jaeha
(Seoul National Univ., Seoul, KOR)
資料名:
Proceedings of the IEEE Custom Integrated Circuits Conference
(Proceedings of the IEEE Custom Integrated Circuits Conference)
巻:
2012
ページ:
8-11
発行年:
2012年
JST資料番号:
H0843A
ISSN:
0886-5930
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)