文献
J-GLOBAL ID:201302221398736908
整理番号:13A0923172
雑音を利用したSNR強化技術による71dB-SNDR 50MS/s 4.2mW CMOS SAR ADC
A 71dB-SNDR 50MS/s 4.2mW CMOS SAR ADC by SNR Enhancement Techniques Utilizing Noise
著者 (8件):
MORIE Takashi
(Panasonic, Moriguchi, JPN)
,
MIKI Takuji
(Panasonic, Moriguchi, JPN)
,
MATSUKAWA Kazuo
(Panasonic, Moriguchi, JPN)
,
BANDO Yoji
(Panasonic, Moriguchi, JPN)
,
OKUMOTO Takeshi
(Panasonic, Moriguchi, JPN)
,
OBATA Koji
(Panasonic, Moriguchi, JPN)
,
SAKIYAMA Shiro
(Panasonic, Moriguchi, JPN)
,
DOSHO Shiro
(Panasonic, Moriguchi, JPN)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
2013
ページ:
272-273,273(1)
発行年:
2013年
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)