文献
J-GLOBAL ID:201302223298077470
整理番号:13A0621837
90nm CMOSにおけるSARアーキテクチャに基づく9ビット150MS/s部分範囲ADC
A 9-Bit 150-MS/s Subrange ADC Based on SAR Architecture in 90-nm CMOS
著者 (6件):
LIN Ying-Zu
(National Cheng Kung Univ., Tainan, TWN)
,
LIU Chun-Cheng
(National Cheng Kung Univ., Tainan, TWN)
,
HUANG Guan-Ying
(National Cheng Kung Univ., Tainan, TWN)
,
SHYU Ya-Ting
(National Cheng Kung Univ., Tainan, TWN)
,
LIU Yen-Ting
(Texas Tech Univ., TX, USA)
,
CHANG Soon-Jyh
(National Cheng Kung Univ., Tainan, TWN)
資料名:
IEEE Transactions on Circuits and Systems 1: Regular Papers
(IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻:
60
号:
3
ページ:
570-581
発行年:
2013年03月
JST資料番号:
C0226B
ISSN:
1549-8328
CODEN:
ITCSCH
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)