文献
J-GLOBAL ID:201302225030490840
整理番号:13A1654780
3次元集積回路における応用のためのスルーシリコンバイア近くの最適化された新しいトレンチ構造によるキープアウト領域の減少
The reduction of keep-out zone (~10×) by the optimized novel trench structures near the through silicon vias for the application in 3-dimensional integrated circuits
著者 (1件):
LIAO M. H.
(Dep. of Mechanical Engineering, National Taiwan Univ., Taipei 10617, Taiwan)
資料名:
Journal of Applied Physics
(Journal of Applied Physics)
巻:
114
号:
15
ページ:
153515-153515-4
発行年:
2013年10月21日
JST資料番号:
C0266A
ISSN:
0021-8979
CODEN:
JAPIAU
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)