文献
J-GLOBAL ID:201302234809866268
整理番号:13A0014538
データ再配置によるDTUデータ転送に基づいた低電力ヘテロジニアスマルチコアプロセッサ
Acceleration of Block Matching on a Low-Power Heterogeneous Multi-Core Processor Based on DTU Data-Transfer with Data Re-Allocation
著者 (6件):
HIRAMATSU Yoshitaka
(Central Res. Lab., Hitachi, Ltd.)
,
WAIDYASOORIYA Hasitha M.
(Graduate School of Information Sciences, Tohoku Univ.)
,
HARIYAMA Masanori
(Graduate School of Information Sciences, Tohoku Univ.)
,
NOJIRI Toru
(Central Res. Lab., Hitachi, Ltd.)
,
UCHIYAMA Kunio
(Central Res. Lab., Hitachi, Ltd.)
,
KAMEYAMA Michitaka
(Graduate School of Information Sciences, Tohoku Univ.)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E95-C
号:
12
ページ:
1872-1882 (J-STAGE)
発行年:
2012年
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)