文献
J-GLOBAL ID:201302237368795741
整理番号:13A1923519
UTBB SOI MOSFETのアナログ性能指数: 接地板と非対称ダブルゲートレジームの効果
UTBB SOI MOSFETs analog figures of merit: Effects of ground plane and asymmetric double-gate regime
著者 (8件):
MD ARSHAD M.K.
(Univ. Catholique de Louvain, Louvain-la-Neuve, BEL)
,
RASKIN J.-P.
(Univ. Catholique de Louvain, Louvain-la-Neuve, BEL)
,
FLANDRE D.
(Univ. Catholique de Louvain, Louvain-la-Neuve, BEL)
,
KILCHYTSKA V.
(Univ. Catholique de Louvain, Louvain-la-Neuve, BEL)
,
MD ARSHAD M.K.
(Universiti Malaysia Perlis, Perlis, MYS)
,
MAKOVEJEV S.
(Newcastle Univ., Newcastle upon Tyne, GBR)
,
OLSEN S.
(Newcastle Univ., Newcastle upon Tyne, GBR)
,
ANDRIEU F.
(Leti MINATEC, CEA, Grenoble, FRA)
資料名:
Solid-State Electronics
(Solid-State Electronics)
巻:
90
ページ:
56-64
発行年:
2013年
JST資料番号:
H0225A
ISSN:
0038-1101
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)