文献
J-GLOBAL ID:201302242324352030
整理番号:13A0015156
断続トレンチゲート集積によるLDMOSデバイスの重要なオン抵抗低減
Significant On-Resistance Reduction of LDMOS Devices by Intermitted Trench Gates Integration
著者 (4件):
ERLBACHER Tobias
(Fraunhofer Inst. Integrated Systems and Device Technol. (IISB), Erlangen, DEU)
,
BAUR Anton J.
(Fraunhofer Inst. Integrated Systems and Device Technol. (IISB), Erlangen, DEU)
,
FREY Lothar
(Fraunhofer Inst. Integrated Systems and Device Technol. (IISB), Erlangen, DEU)
,
FREY Lothar
(Univ. Erlangen-Nuremberg, Erlangen, DEU)
資料名:
IEEE Transactions on Electron Devices
(IEEE Transactions on Electron Devices)
巻:
59
号:
12
ページ:
3470-3476
発行年:
2012年12月
JST資料番号:
C0222A
ISSN:
0018-9383
CODEN:
IETDAI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)