文献
J-GLOBAL ID:201302254785302148
整理番号:13A0014544
65-nm CMOS技術を用いた9-Gbpのデータ速度を有する120-GHz送信機及び受信機チップセット
A 120-GHz Transmitter and Receiver Chipset with 9-Gbps Data Rate Using 65-nm CMOS Technology
著者 (5件):
FUJIMOTO Ryuichi
(Toshiba Corp., Semiconductor and Storage Products Co.)
,
MOTOYOSHI Mizuki
(Graduate School of Advanced Sciences of Matter, Hiroshima Univ.)
,
TAKANO Kyoya
(Graduate School of Advanced Sciences of Matter, Hiroshima Univ.)
,
YODPRASIT Uroschanit
(Graduate School of Advanced Sciences of Matter, Hiroshima Univ.)
,
FUJISHIMA Minoru
(Graduate School of Advanced Sciences of Matter, Hiroshima Univ.)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E95-C
号:
7
ページ:
1154-1162 (J-STAGE)
発行年:
2012年
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)