文献
J-GLOBAL ID:201302260938407017
整理番号:13A0921919
ゲートバイアスのストレス下のα-InGaZnO薄膜トランジスタにおける2段階電気的劣化挙動
Two-Step Electrical Degradation Behavior in α-InGaZnO Thin-Film Transistor Under Gate-Bias Stress
著者 (6件):
CHEN Fa-Hsyang
(Chang Gung Univ., Taoyuan, TWN)
,
PAN Tung-Ming
(Chang Gung Univ., Taoyuan, TWN)
,
CHEN Ching-Hung
(Chang Gung Univ., Taoyuan, TWN)
,
LIU Jiang-Hung
(Chang Gung Univ., Taoyuan, TWN)
,
LIN Wu-Hsiung
(AU Optronics, Hsinchu, TWN)
,
CHEN Po-Hsueh
(AU Optronics, Hsinchu, TWN)
資料名:
IEEE Electron Device Letters
(IEEE Electron Device Letters)
巻:
34
号:
5
ページ:
635-637
発行年:
2013年05月
JST資料番号:
B0344B
ISSN:
0741-3106
CODEN:
EDLEDZ
資料種別:
逐次刊行物 (A)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)