文献
J-GLOBAL ID:201302263524495398
整理番号:13A1527310
FabScalarを用いた可変段数パイプライン構造を有するスーパスカラプロセッサの詳細設計
Design of Variable Stages Pipeline Processor on Superscalar Processor
著者 (4件):
中林智之
(三重大 大学院工学研究科)
,
三好聖二
(三重大 大学院工学研究科)
,
佐々木敬泰
(三重大 大学院工学研究科)
,
近藤利夫
(三重大 大学院工学研究科)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
113
号:
169(CPSY2013 10-30)
ページ:
103-108
発行年:
2013年07月25日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
短報
発行国:
日本 (JPN)
言語:
日本語 (JA)