文献
J-GLOBAL ID:201302265789295458
整理番号:13A1923344
FPGAに関する修正タイミング変更シリアル乗算器に基づく高性能低電力有限インパルス応答フィルタ
High performance and low-power finite impulse response filter based on ring topology with modified retiming serial multiplier on FPGA
著者 (1件):
RASHIDI Bahram
(Isfahan Univ. Technol., Isfahan, IRN)
資料名:
IET Signal Processing
(IET Signal Processing)
巻:
7
号:
8
ページ:
743-753
発行年:
2013年10月
JST資料番号:
W1922A
ISSN:
1751-9675
資料種別:
逐次刊行物 (A)
発行国:
イギリス (GBR)
言語:
英語 (EN)