文献
J-GLOBAL ID:201302270071399399
整理番号:13A1519607
三次元分割された回路SoCテストラッパ設計のTSV最小化
TSV Minimization for Circuit - Partitioned 3D SoC Test Wrapper Design
著者 (4件):
Cheng Yuanqing
(Inst. of Computing Technol., Chinese Acad. of Sciences State Key Lab. of Computer Architecture, Beijing)
,
Zhang Lei
(Inst. of Computing Technol., Chinese Acad. of Sciences State Key Lab. of Computer Architecture, Beijing)
,
Han Yinhe
(Inst. of Computing Technol., Chinese Acad. of Sciences State Key Lab. of Computer Architecture, Beijing)
,
Li Xiaowei
(Inst. of Computing Technol., Chinese Acad. of Sciences State Key Lab. of Computer Architecture, Beijing)
資料名:
Journal of Computer Science and Technology
(Journal of Computer Science and Technology)
巻:
28
号:
1
ページ:
119-128
発行年:
2013年
JST資料番号:
W0182A
ISSN:
1000-9000
CODEN:
JCTEEM
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
中国 (CHN)
言語:
英語 (EN)