文献
J-GLOBAL ID:201302293508982897
整理番号:13A1648726
圧縮センシングと疎表現のための4Gエントリー/s行列発生エンジンを用いた401Gフロップス/W 16コア信号再構成プラットフォーム
A 401GFlops/W 16-Cores Signal Reconstruction Platform with a 4G Entries/s Matrix Generation Engine for Compressed Sensing and Sparse Representation
著者 (3件):
TSAI Yi-Min
(National Taiwan Univ., Taipei, TWN)
,
YANG Tien-Ju
(National Taiwan Univ., Taipei, TWN)
,
CHEN Liang-Gee
(National Taiwan Univ., Taipei, TWN)
資料名:
Digest of Technical Papers. Symposium on VLSI Circuits
(Digest of Technical Papers. Symposium on VLSI Circuits)
巻:
2013
ページ:
211-212
発行年:
2013年
JST資料番号:
W0767A
ISSN:
2158-5601
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)