文献
J-GLOBAL ID:201302296285815631
整理番号:13A1648727
32nm ディジタルSOI CMOSの低電力容量性基準バッファを用いた35mW 8b 8.8GS/s SAR ADC
A 35mW 8b 8.8/GSs SAR ADC with Low-Power Capacitive Reference Buffers in 32nm Digital SOI CMOS
著者 (11件):
KULL Lukas
(IBM Res.-Zurich, Rueschlikon, CHE)
,
KULL Lukas
(EPFL, Lausanne, CHE)
,
TOIFL Thomas
(IBM Res.-Zurich, Rueschlikon, CHE)
,
SCHMATZ Martin
(IBM Res.-Zurich, Rueschlikon, CHE)
,
FRANCESE Pier Andrea
(IBM Res.-Zurich, Rueschlikon, CHE)
,
MENOLFI Christian
(IBM Res.-Zurich, Rueschlikon, CHE)
,
BRAENDLI Matthias
(IBM Res.-Zurich, Rueschlikon, CHE)
,
KOSSEL Marcel
(IBM Res.-Zurich, Rueschlikon, CHE)
,
MORF Thomas
(IBM Res.-Zurich, Rueschlikon, CHE)
,
ANDERSEN Toke Meyer
(IBM Res.-Zurich, Rueschlikon, CHE)
,
LEBLEBICI Yusuf
(EPFL, Lausanne, CHE)
資料名:
Digest of Technical Papers. Symposium on VLSI Circuits
(Digest of Technical Papers. Symposium on VLSI Circuits)
巻:
2013
ページ:
213-214
発行年:
2013年
JST資料番号:
W0767A
ISSN:
2158-5601
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)