文献
J-GLOBAL ID:201402210213709719
整理番号:14A0701500
802.11ac用の0.19ps<sub>rms</sub>ジッタおよび<-100dBc基準スパーを持つ40nm CMOSによる0.29mm<sup>2</sup>周波数シンセサイザ
A 0.29mm<sup>2</sup> Frequency Synthesizer in 40nm CMOS with 0.19ps<sub>rms</sub> Jitter and <-100dBc Reference Spur for 802.11ac
著者 (8件):
HSUEH Yu-Li
(Media Tek, Hsinchu, TWN)
,
CHO Lan-Chou
(Media Tek, Hsinchu, TWN)
,
SHEN Chih-Hsien
(Media Tek, Hsinchu, TWN)
,
TSAI Yi-Chien
(Media Tek, Hsinchu, TWN)
,
CHUEH Tzu-Chan
(Media Tek, Hsinchu, TWN)
,
CHANG Tao-Yao
(Media Tek, Hsinchu, TWN)
,
HSU Jui-Lin
(Media Tek, Hsinchu, TWN)
,
ZHAN Jing-Hong Conan
(Media Tek, Hsinchu, TWN)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
2014
ページ:
472-473,473(1)
発行年:
2014年
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)