文献
J-GLOBAL ID:201402225094392059
整理番号:14A0046431
シリコンナノワイヤトランジスタの解析的ドレイン電流モデルとデバイス設計
Analytical Drain Current and Threshold Voltage Model and Device Design of Short-Channel Si Nanowire Transistors
著者 (4件):
田中千加
(東芝 研開セ)
,
萩島大輔
(東芝 研開セ)
,
内田建
(慶応大 理工)
,
沼田敏典
(東芝 研開セ)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
113
号:
296(SDM2013 99-115)
ページ:
37-42
発行年:
2013年11月07日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)