文献
J-GLOBAL ID:201402228711878184
整理番号:14A0855154
ゲートオールアラウンドナノワイヤトンネリングFETのコンパクト解析的ドレイン電流モデル
Compact Analytical Drain Current Model of Gate-All-Around Nanowire Tunneling FET
著者 (2件):
VISHNOI Rajat
(IIT Delhi, New Delhi, IND)
,
KUMAR M. Jagadesh
(IIT Delhi, New Delhi, IND)
資料名:
IEEE Transactions on Electron Devices
(IEEE Transactions on Electron Devices)
巻:
61
号:
7
ページ:
2599-2603
発行年:
2014年07月
JST資料番号:
C0222A
ISSN:
0018-9383
CODEN:
IETDAI
資料種別:
逐次刊行物 (A)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)