文献
J-GLOBAL ID:201402273296075688
整理番号:14A0882226
低漏れレジスタファイル設計のための二重Vt動的OR回路における変動認知スリープベクトル選択
Variation Aware Sleep Vector Selection in Dual Vt Dynamic OR Circuits for Low Leakage Register File Design
著者 (3件):
GONG Na
(North Dakota State Univ., ND, USA)
,
WANG Jinhui
(Beijing Univ. Technol., Beijing, CHN)
,
SRIDHAR Ramalingam
(Univ. Buffalo(SUNY), NY, USA)
資料名:
IEEE Transactions on Circuits and Systems 1: Regular Papers
(IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻:
61
号:
7
ページ:
1970-1983
発行年:
2014年07月
JST資料番号:
C0226B
ISSN:
1549-8328
CODEN:
ITCSCH
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)