文献
J-GLOBAL ID:201402280885997648
整理番号:14A0575659
磁壁運動デバイスを用いる67%面積が小さい64ビット並列再構成可能6入力不揮発性論理素子の設計と評価
Design and evaluation of a 67% area-less 64-bit parallel reconfigurable 6-input nonvolatile logic element using domain-wall motion devices
著者 (4件):
SUZUKI Daisuke
(Tohoku Univ., Sendai, JPN)
,
NATSUI Masanori
(Tohoku Univ., Sendai, JPN)
,
MOCHIZUKI Akira
(Tohoku Univ., Sendai, JPN)
,
HANYU Takahiro
(Tohoku Univ., Sendai, JPN)
資料名:
Japanese Journal of Applied Physics
(Japanese Journal of Applied Physics)
巻:
53
号:
4S
ページ:
04EM03.1-04EM03.5
発行年:
2014年04月
JST資料番号:
G0520B
ISSN:
0021-4922
CODEN:
JJAPB6
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)