文献
J-GLOBAL ID:201402285650621022
整理番号:14A0540531
低電力エリア最適化トランケーション・マルチプライヤアーキテクチャ
Low Power and Area Optimized Truncated Multiplier Architecture
著者 (2件):
SELVAKUMAR J.
(SRM Univ., Chennai, IND)
,
BHASKAR Vidhya Charan
(SRM Univ., Chennai, IND)
資料名:
IET Conference Publications
(IET Conference Publications)
巻:
624
ページ:
168-173
発行年:
2012年
JST資料番号:
B0665A
ISSN:
0537-9989
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)