文献
J-GLOBAL ID:201402287711608175
整理番号:14A1152357
積層前TSVテスト回路及び1GHzフルデジタルノイズモニタを用いた12.8GB/s Wide IO DRAMコントローラのテスト容易化
Testability Improvement for 12.8 GB/s Wide IO DRAM Controller by Small Area Pre-bonding TSV Tests and a 1 GHz Sampled Fully Digital Noise Monitor
著者 (8件):
野村隆夫
(ルネサスエレクトロニクス)
,
森涼
(ルネサスエレクトロニクス)
,
高柳浩二
(ルネサスエレクトロニクス)
,
落合俊彦
(ルネサスエレクトロニクス)
,
福岡一樹
(ルネサスエレクトロニクス)
,
木田剛
(ルネサスエレクトロニクス)
,
新居浩二
(ルネサスエレクトロニクス)
,
森田貞行
(ルネサスエレクトロニクス)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
114
号:
175(ICD2014 31-52)
ページ:
17-21
発行年:
2014年07月28日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)