文献
J-GLOBAL ID:201402294788605850
整理番号:14A0218260
小面積接着前TSV試験と1GHz標本化完全ディジタル雑音ンモニタによる12.8GB/sワイドIO DRAMコントローラ用可試験性改良
Testability Improvement for 12.8GB/s Wide IO DRAM Controller by Small Area Pre-bonding TSV Tests and a 1GHz Sampled Fully Digital Noise Monitor
著者 (13件):
NOMURA Takao
(Renesas Electronics Corp., Tokyo, JPN)
,
MORI Ryo
(Renesas Electronics Corp., Tokyo, JPN)
,
ITO Munehiro
(Renesas Micro Systems Corp., Kanagawa, JPN)
,
TAKAYANAGI Koji
(Renesas Electronics Corp., Tokyo, JPN)
,
OCHIAI Toshihiko
(Renesas Electronics Corp., Tokyo, JPN)
,
FUKUOKA Kazuki
(Renesas Electronics Corp., Tokyo, JPN)
,
OTSUGA Kazuo
(Renesas Electronics Corp., Tokyo, JPN)
,
NII Koji
(Renesas Electronics Corp., Tokyo, JPN)
,
MORITA Sadayuki
(Renesas Electronics Corp., Tokyo, JPN)
,
HASHIMOTO Tomoaki
(Renesas Electronics Corp., Tokyo, JPN)
,
KIDA Tsuyoshi
(Renesas Electronics Corp., Tokyo, JPN)
,
YAMADA Junichi
(Renesas Electronics Corp., Tokyo, JPN)
,
TANAKA Hideki
(Renesas Electronics Corp., Tokyo, JPN)
資料名:
Proceedings of the IEEE Custom Integrated Circuits Conference
(Proceedings of the IEEE Custom Integrated Circuits Conference)
巻:
2013 Vol.1
ページ:
453-456
発行年:
2013年
JST資料番号:
H0843A
ISSN:
0886-5930
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)