文献
J-GLOBAL ID:201502202135536700
整理番号:15A0870289
28nmFD-SOIプロセスにおける530ps集積化ジッタをもつ600μA32kHz入力960MHz出力のCP-PLL
A 600μA 32kHz Input 960MHz Output CP-PLL With 530ps Integrated Jitter in 28nm FD-SOI Process
著者 (4件):
LAHIRI Abhirup
(STMicroelectronics, Crolles, FRA)
,
GUPTA Nitin
(STMicroelectronics, Noida, IND)
,
KUMAR Anand
(STMicroelectronics, Noida, IND)
,
DHADDA Pradeep
(STMicroelectronics, Noida, IND)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
50
号:
7
ページ:
1680-1689
発行年:
2015年07月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)