文献
J-GLOBAL ID:201502205328594677
整理番号:15A1040970
重複競合のない実単相クロック二重エッジトリガーフリップフロップ
An Overlap-Contention Free True-Single-Phase Clock Dual-Edge-Triggered Flip-Flop
著者 (3件):
BONETTI Andrea
(Ecole Polytechnique Federale de Lausanne (EPFL), CHE)
,
TEMAN Adam
(Ecole Polytechnique Federale de Lausanne (EPFL), CHE)
,
BURG Andreas
(Ecole Polytechnique Federale de Lausanne (EPFL), CHE)
資料名:
IEEE International Symposium on Circuits and Systems
(IEEE International Symposium on Circuits and Systems)
巻:
2015 Vol.3
ページ:
1850-1853
発行年:
2015年
JST資料番号:
A0757A
ISSN:
0271-4302
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)