文献
J-GLOBAL ID:201502207078429405
整理番号:15A0388022
ゲート化エッジ注入技術を使った補間位相結合発振器,電流出力DACと微細分解能ディジタルバラクタによる完全合成可能全ディジタルPLL
A Fully Synthesizable All-Digital PLL With Interpolative Phase Coupled Oscillator, Current-Output DAC, and Fine-Resolution Digital Varactor Using Gated Edge Injection Technique
著者 (9件):
DENG Wei
(Tokyo Inst. Technol., Tokyo, JPN)
,
YANG Dongsheng
(Tokyo Inst. Technol., Tokyo, JPN)
,
UENO Tomohiro
(Tokyo Inst. Technol., Tokyo, JPN)
,
UENO Tomohiro
(ADVANTEST Corp., Gunma, JPN)
,
SIRIBURANON Teerachot
(Tokyo Inst. Technol., Tokyo, JPN)
,
KONDO Satoshi
(Tokyo Inst. Technol., Tokyo, JPN)
,
KONDO Satoshi
(Toshiba Corp., Tokyo, JPN)
,
OKADA Kenichi
(Tokyo Inst. Technol., Tokyo, JPN)
,
MATSUZAWA Akira
(Tokyo Inst. Technol., Tokyo, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
50
号:
1
ページ:
68-80
発行年:
2015年01月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)