文献
J-GLOBAL ID:201502209061633835
整理番号:15A0948487
埋め込み型アナログバウンダリスキャン回路による3D-SICにおけるTSVベースの相互接続抵抗の測定法
Measuring Method for TSV-based Interconnect Resistance in 3D-SIC by Embedded Analog Boundary-Scan Circuit
著者 (4件):
KAMEYAMA Shuichi
(Fujitsu Ltd.)
,
BABA Masayuki
(Fujitsu Ltd.)
,
HIGAMI Yoshinobu
(Graduate School of Sci. and Engineering, Ehime Univ.)
,
TAKAHASHI Hiroshi
(Graduate School of Sci. and Engineering, Ehime Univ.)
資料名:
Transactions of the Japan Institute of Electronics Packaging (Web)
(Transactions of the Japan Institute of Electronics Packaging (Web))
巻:
7
号:
1
ページ:
140-146 (J-STAGE)
発行年:
2014年
JST資料番号:
U0592A
ISSN:
1884-8028
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)