文献
J-GLOBAL ID:201502209398169790
整理番号:15A0980737
TSVプロセスフローにおける仮接着した薄いウエハのウエハ端部欠陥の検討
Wafer Edge Defect Study of Temporary Bonded and Thin Wafers in TSV Process Flow
著者 (10件):
GONG Jie
(KLA-Tencor, CA, USA)
,
SOOD Sumant
(KLA-Tencor, CA, USA)
,
BHAT Rohit
(KLA-Tencor, CA, USA)
,
JAHANBIN Sina
(KLA-Tencor, CA, USA)
,
AJI Prashant
(KLA-Tencor, CA, USA)
,
UHRMANN Thomas
(EV Group, St. Florian am Inn, AUT)
,
BRAVIN Julian
(EV Group, St. Florian am Inn, AUT)
,
BURGGRAF Jiirgen
(EV Group, St. Florian am Inn, AUT)
,
WIMPLINGER Markus
(EV Group, St. Florian am Inn, AUT)
,
LINDNER Paul
(EV Group, St. Florian am Inn, AUT)
資料名:
Proceedings. Electronic Components & Technology Conference
(Proceedings. Electronic Components & Technology Conference)
巻:
65th Vol.3
ページ:
1707-1712
発行年:
2015年
JST資料番号:
H0393A
ISSN:
0569-5503
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)