文献
J-GLOBAL ID:201502210815540020
整理番号:15A1379159
ネットワークオンチップの再構成可能データ並列一定幾何高速Fourier変換アーキテクチャ
Reconfigurable data parallel constant geometry fast Fourier transform architectures on Network-on-Chip
著者 (3件):
PRASAD N.
(Dep. of Electronics and Electrical Communication Engineering, Indian Inst. of Technol., Kharagpur, WB 721302, IND)
,
CHATTOPADHYAY Santanu
(Dep. of Electronics and Electrical Communication Engineering, Indian Inst. of Technol., Kharagpur, WB 721302, IND)
,
CHAKRABARTI Indrajit
(Dep. of Electronics and Electrical Communication Engineering, Indian Inst. of Technol., Kharagpur, WB 721302, IND)
資料名:
Microprocessors and Microsystems
(Microprocessors and Microsystems)
巻:
39
号:
8
ページ:
741-751
発行年:
2015年11月
JST資料番号:
H0781A
ISSN:
0141-9331
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
オランダ (NLD)
言語:
英語 (EN)