文献
J-GLOBAL ID:201502213865493420
整理番号:15A0682558
45nmCMOSにおけるバックグラウンドオフセットとタイミングスキューキャリブレーションによる21fJ/変換ステップ9ENOB1.6GS/s 2×時間インタリーブFATI SAR ADC
A 21fJ/conv-step 9 ENOB 1.6GS/s 2x Time-Interleaved FATI SAR ADC with Background Offset and Timing-Skew Calibration in 45nm CMOS
著者 (8件):
SUNG Ba-Ro-Saim
(KAIST, Daejeon, KOR)
,
JO Dong-Shin
(KAIST, Daejeon, KOR)
,
JANG Il-Hoon
(KAIST, Daejeon, KOR)
,
LEE Dong-Suk
(Samsung Electronics, Hwaseong, KOR)
,
YOU Yong-Sang
(Samsung Electronics, Hwaseong, KOR)
,
LEE Yong-Hee
(Samsung Electronics, Hwaseong, KOR)
,
PARK Ho-Jin
(Samsung Electronics, Hwaseong, KOR)
,
RYU Seung-Tak
(KAIST, Daejeon, KOR)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
2015
ページ:
464-465,465(1)
発行年:
2015年
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)