文献
J-GLOBAL ID:201502239029922529
整理番号:15A0598892
ニアスレッショルド回路設計のための基本定理
Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design
著者 (3件):
塩見準
(京大 大学院情報学研究科)
,
石原亨
(京大 大学院情報学研究科)
,
小野寺秀俊
(京大 大学院情報学研究科)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
114
号:
476(VLD2014 153-184)
ページ:
109-114
発行年:
2015年02月23日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)