文献
J-GLOBAL ID:201502270884842987
整理番号:15A0180958
不揮発メモリの書き込み削減手法のための小面積なエンコーダ/デコーダ回路構成
Small-Sized Encoder/Decoder Circuit Design for Bit-Write Reduction Targeting Non-Volatile Memories
著者 (4件):
多和田雅師
(早稲田大 大学院基幹理工学研究科)
,
木村晋二
(早稲田大 大学院情報生産システム研究科)
,
柳澤政生
(早稲田大 大学院基幹理工学研究科)
,
戸川望
(早稲田大 大学院基幹理工学研究科)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
114
号:
328(VLD2014 72-112)
ページ:
227-232
発行年:
2014年11月19日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)