文献
J-GLOBAL ID:201502270978853664
整理番号:15A0507868
サブ20nmCMOS技術のための中性ビームエッチング技術による高k/金属ゲートスタックのパターニング
Patterning of High-k/metal gate Stack by Neutral Beam Etching Technique for Sub-20 nm CMOS Technology
著者 (7件):
SU Yin-Hsien
(National Cheng Kung Univ., TWN)
,
SU Yin-Hsien
(Tohoku Univ., JPN)
,
SHIH Jia-Nan
(National Cheng Kung Univ., TWN)
,
KUBOTA Tomohiro
(Tohoku Univ., JPN)
,
LEE Wen-Hsi
(National Cheng Kung Univ., TWN)
,
WANG Ying-Lang
(Taiwan Semiconductor Manufacturing Co., TWN)
,
SAMUKAWA Seiji
(Tohoku Univ., JPN)
資料名:
応用物理学会春季学術講演会講演予稿集(CD-ROM)
(Extended Abstracts. JSAP Spring Meeting (CD-ROM))
巻:
62nd
ページ:
ROMBUNNO.13A-A24-11
発行年:
2015年02月26日
JST資料番号:
Y0054B
ISSN:
2436-7613
資料種別:
会議録 (C)
記事区分:
短報
発行国:
日本 (JPN)
言語:
英語 (EN)