文献
J-GLOBAL ID:201502275889508149
整理番号:15A0682367
65nmバルクCMOSで3.3dB損失と23.7dB分離による130-180GHz0.0035mm2SPDTスイッチ
A 130-to-180GHz 0.0035mm2 SPDT Switch with 3.3dB Loss and 23.7dB Isolation in 65nm Bulk CMOS
著者 (4件):
MENG Fanyi
(Nanyang Technological Univ., Singapore, SGP)
,
MA Kaixue
(Nanyang Technological Univ., Singapore, SGP)
,
YEO Kiat Seng
(Nanyang Technological Univ., Singapore, SGP)
,
YEO Kiat Seng
(Singapore Univ. Technol. and Design, Singapore, SGP)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
2015
ページ:
34-35,35(1)
発行年:
2015年
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)