文献
J-GLOBAL ID:201502279672632319
整理番号:15A0682477
14nmFinFET技術における16×空間冗長性を持つ確率的位相内挿を使った0.6V1.17psPVTトレラントで合成可能時間ディジタル変換器
A 0.6V 1.17ps PVT-Tolerant and Synthesizable Time-to-Digital Converter Using Stochastic Phase Interpolation with 16× Spatial Redundancy in 14nm FinFET Technology
著者 (6件):
KIM Sung-Jin
(Samsung Electronics, Hwaseong, KOR)
,
KIM Wooseok
(Samsung Electronics, Hwaseong, KOR)
,
SONG Minyoung
(Samsung Electronics, Hwaseong, KOR)
,
KIM Jihyun
(Samsung Electronics, Hwaseong, KOR)
,
KIM Taeik
(Samsung Electronics, Hwaseong, KOR)
,
PARK Hojin
(Samsung Electronics, Hwaseong, KOR)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
2015
ページ:
280-281,281(1)
発行年:
2015年
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)