文献
J-GLOBAL ID:201502289817346633
整理番号:15A0598896
ゲートレベルパイプライン型自己同期回路における順序回路の最適化
Optimization of sequential circuit in gate-level pipelined self-synchronous circuit design
著者 (2件):
伊東敦
(東大)
,
池田誠
(東大)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
114
号:
476(VLD2014 153-184)
ページ:
135-140
発行年:
2015年02月23日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)