文献
J-GLOBAL ID:201602201908760797
整理番号:16A0380189
1T-1MTJセルと斬新な誤り処理方策を基礎にして2T-2MTJセル,L3およびラストレベルキャッシュに基づく垂直MTJ,L2キャッシュを設計した熱的安定性ファクタを有するMTJ-利用の”ノーマリ-オフ型プロセッサ”
MTJ-Based “Normally-Off Processors” with Thermal Stability Factor Engineered Perpendicular MTJ, L2 Cache Based on 2T-2MTJ Cell, L3 and Last Level Cache Based on 1T-1MTJ Cell and Novel Error Handling Scheme
著者 (15件):
IKEGAMI K.
(Toshiba Corp., Kawasaki, JPN)
,
NOGUCHI H.
(Toshiba Corp., Kawasaki, JPN)
,
TAKAYA S.
(Toshiba Corp., Kawasaki, JPN)
,
KAMATA C.
(Toshiba Corp., Kawasaki, JPN)
,
AMANO M.
(Toshiba Corp., Kawasaki, JPN)
,
ABE K.
(Toshiba Corp., Kawasaki, JPN)
,
KUSHIDA K.
(Toshiba Corp., Kawasaki, JPN)
,
KITAGAWA E.
(Toshiba Corp., Kawasaki, JPN)
,
OCHIAI T.
(Toshiba Corp., Kawasaki, JPN)
,
SHIMOMURA N.
(Toshiba Corp., Kawasaki, JPN)
,
SAIDA D.
(Toshiba Corp., Kawasaki, JPN)
,
KAWASUMI A.
(Toshiba Corp., Kawasaki, JPN)
,
HARA H.
(Toshiba Corp., Kawasaki, JPN)
,
ITO J.
(Toshiba Corp., Kawasaki, JPN)
,
FUJITA S.
(Toshiba Corp., Kawasaki, JPN)
資料名:
Technical Digest. International Electron Devices Meeting
(Technical Digest. International Electron Devices Meeting)
巻:
2015
ページ:
628-631
発行年:
2015年
JST資料番号:
C0829B
ISSN:
0163-1918
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)