文献
J-GLOBAL ID:201602237569201447
整理番号:16A0635891
RNS逆変換器の設計のための面積遅延電力を意識した加算器配置法【Powered by NICT】
Area-delay-power-aware adder placement method for RNS reverse converter design
著者 (5件):
Alsadat Emrani Zarandi Azadeh
(Dept. of Comput. Eng., Islamic Azad Univ., Tehran, Iran)
,
Sabbagh Molahosseini Amir
(Dept. of Comput. Eng., Islamic Azad Univ., Kerman, Iran)
,
Sousa Leonel
(INESC-ID, Univ. de Lisboa, Lisbon, Portugal)
,
Hosseinzadeh Mehdi
(Dept. of Comput. Eng., Islamic Azad Univ., Tehran, Iran)
,
Navi Keivan
(Dept. of Electr. & Comput. Eng., Shahid Beheshti Univ., Tehran, Iran)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
LASCAS
ページ:
223-226
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)