文献
J-GLOBAL ID:201602254132563757
整理番号:16A0583353
CMOSアニーリングを用いた組合せ最適化問題を解くための20kスピンIsingチップ【Powered by NICT】
A 20k-Spin Ising Chip to Solve Combinatorial Optimization Problems With CMOS Annealing
著者 (6件):
Yamaoka Masanao
(R&D Group, Hitachi, Ltd., Kokubunji, Japan)
,
Yoshimura Chihiro
(R&D Group, Hitachi, Ltd., Kokubunji, Japan)
,
Hayashi Masato
(R&D Group, Hitachi, Ltd., Kokubunji, Japan)
,
Okuyama Takuya
(R&D Group, Hitachi, Ltd., Yokohama, Japan)
,
Aoki Hidetaka
(R&D Group, Hitachi, Ltd., Yokohama, Japan)
,
Mizuno Hiroyuki
(Hitachi Ltd., Tokyo, Japan)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
51
号:
1
ページ:
303-309
発行年:
2016年
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)