文献
J-GLOBAL ID:201602269386221836
整理番号:16A0974280
ダークシリコンを意識したNoC(ネットワークオンチップ)のためのハイブリッド不活発なSRAMとSTT-RAMバッファ設計【Powered by NICT】
Hybrid Drowsy SRAM and STT-RAM Buffer Designs for Dark-Silicon-Aware NoC
著者 (5件):
Zhan Jia
(Department of Electrical and Computer Engineering, University of California at Santa Barbara, Santa Barbara, CA, USA)
,
Ouyang Jin
(NVIDIA Corporation, Santa Clara, CA, USA)
,
Ge Fen
(Nanjing University of Aeronautics and Astronautics, Nanjing, China)
,
Zhao Jishen
(Department of Electrical and Computer Engineering, University of California at Santa Cruz, Santa Cruz, CA, USA)
,
Xie Yuan
(Department of Electrical and Computer Engineering, University of California at Santa Barbara, Santa Barbara, CA, USA)
資料名:
IEEE Transactions on Very Large Scale Integration (VLSI) Systems
(IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻:
24
号:
10
ページ:
3041-3054
発行年:
2016年
JST資料番号:
W0516A
ISSN:
1063-8210
CODEN:
ITCOB4
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)