文献
J-GLOBAL ID:201602277800589486
整理番号:16A0601487
粗粒度再構成可能アーキテクチャ上でのネスト型ループパイプライン処理を改善【Powered by NICT】
Improving Nested Loop Pipelining on Coarse-Grained Reconfigurable Architectures
著者 (5件):
Shouyi Yin
(Inst. of Microelectron., Tsinghua Univ., Beijing, China)
,
Dajiang Liu
(Inst. of Microelectron., Tsinghua Univ., Beijing, China)
,
Yu Peng
(Inst. of Microelectron., Tsinghua Univ., Beijing, China)
,
Leibo Liu
(Inst. of Microelectron., Tsinghua Univ., Beijing, China)
,
Shaojun Wei
(Inst. of Microelectron., Tsinghua Univ., Beijing, China)
資料名:
IEEE Transactions on Very Large Scale Integration (VLSI) Systems
(IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻:
24
号:
2
ページ:
507-520
発行年:
2016年
JST資料番号:
W0516A
ISSN:
1063-8210
CODEN:
ITCOB4
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)