文献
J-GLOBAL ID:201602279414383365
整理番号:16A1098408
低電圧/電力応用のためのトンネルFETの高速設計戦略と解【Powered by NICT】
High performance design of tunneling FET for low voltage/power applications: Strategies and solutions
著者 (1件):
Chung Steve S.
(Department of Electronics Engineering, National Chiao Tung University, Taiwan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
INEC
ページ:
1-2
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)