文献
J-GLOBAL ID:201602294361599250
整理番号:16A0392742
書込み-検証-書込み/読取-改変-書込み方式とメモリアクセス意識電力最適化による4Mb STT-MRAM型キャッシュ
4Mb STT-MRAM-Based Cache with Memory-Access-Aware Power Optimization and Write-Verify-Write/Read-Modify-Write Scheme
著者 (13件):
NOGUCHI Hiroki
(Toshiba, Kawasaki, JPN)
,
IKEGAMI Kazutaka
(Toshiba, Kawasaki, JPN)
,
TAKAYA Satoshi
(Toshiba, Kawasaki, JPN)
,
ARIMA Eishi
(Univ. Tokyo, Tokyo, JPN)
,
KUSHIDA Keiichi
(Toshiba, Kawasaki, JPN)
,
KAWASUMI Atsushi
(Toshiba, Kawasaki, JPN)
,
HARA Hiroyuki
(Toshiba, Kawasaki, JPN)
,
ABE Keiko
(Toshiba, Kawasaki, JPN)
,
SHIMOMURA Naoharu
(Toshiba, Kawasaki, JPN)
,
ITO Junichi
(Toshiba, Kawasaki, JPN)
,
FUJITA Shinobu
(Toshiba, Kawasaki, JPN)
,
NAKADA Takashi
(Univ. Tokyo, Tokyo, JPN)
,
NAKAMURA Hiroshi
(Univ. Tokyo, Tokyo, JPN)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
2016
ページ:
132-133,133(1)
発行年:
2016年
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)