文献
J-GLOBAL ID:201702210951841414
整理番号:17A0246219
ビット密度5.92Mb/mm2を実現したダブルポンピング回路を用いた28nm擬似2RW DP-SRAM
A 5.92-Mb/mm2 28-nm Pseudo 2-Read/Write Dual-port SRAM using Double Pumping Circuitry
著者 (10件):
石井雄一郎
(ルネサスエレクトロニクス)
,
藪内誠
(ルネサスエレクトロニクス)
,
澤田陽平
(ルネサスエレクトロニクス)
,
森本薫夫
(ルネサスエレクトロニクス)
,
塚本康正
(ルネサスエレクトロニクス)
,
良田雄太
(ルネサスシステムデザイン)
,
柴田健
(ルネサスシステムデザイン)
,
佐野聡明
(ルネサスシステムデザイン)
,
田中信二
(ルネサスエレクトロニクス)
,
新居浩二
(ルネサスエレクトロニクス)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
116
号:
446(ICD2016 100-117)
ページ:
87-92
発行年:
2017年01月23日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)