文献
J-GLOBAL ID:201702212400319029
整理番号:17A0635607
垂直インターコネクトとアンダーフィルディスペンス用の貫通シリコンビア(TSV)による3Dチップスタッキング
3D chip stacking with through silicon-vias (TSVs) for vertical interconnect and underfill dispensing
著者 (4件):
LE Fuliang
(HKUST Shenzhen Res. Inst., Shenzhen, CHN)
,
LEE Shi-Wei Ricky
(HKUST Shenzhen Res. Inst., Shenzhen, CHN)
,
LEE Shi-Wei Ricky
(Hong Kong Univ. Sci. and Technol., HKG)
,
ZHANG Qiming
(Hong Kong Univ. Sci. and Technol., HKG)
資料名:
Journal of Micromechanics and Microengineering
(Journal of Micromechanics and Microengineering)
巻:
27
号:
4
ページ:
045012,1-10
発行年:
2017年04月
JST資料番号:
W1424A
ISSN:
0960-1317
CODEN:
JMMIEZ
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)